PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-160393

(43) Date of publication of application: 21.06.1996

(51)Int.CI.

G02F 1/133 G09G 3/36

(21)Application number: 06-302461

(71)Applicant: SHARP CORP

(22)Date of filing:

06.12.1994 (72)Inventor: TOMIYOSHI EI

NABESAWA HIROYUKI


(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS DRIVING METHOD

(57)Abstract:

PURPOSE: To reduce power consumption without increasing the

number of parts nor lowering display definition.

CONSTITUTION: In a fundamental gradation signal in a multigradation driving method using interpolation gradation system, by giving such relation between two fundamental gradation signals Tn and Tn+4 combined by a column electrode driving circuit that timing of rise of one side of the fundamental gradation signal Tn+4 is same as timing of fall of the other side of the fundamental gradation signal Tn and making interpolation gradation signals Tn+1, Tn+2, Tn+3 by combining them basing on rise of the fundamental gradation signal Tn+4 as a reference, the number of times of combination of 'H' levels and 'L' levels of the interpolation gradation signal in an interpolation gradation period 4Tt, that is, the number of pulses can be decreased more than the number of times of the fundamental gradation signal. Consequently, power consumption of the liquid crystal display device can be reduced.



LEGAL STATUS

[Date of request for examination]

10.07.1998

[Date of sending the examiner's decision of

10.12.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2003-00705

rejection]

[Date of requesting appeal against examiner's

09.01.2003

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

ヤーフ株成会が内 (74)代写人 井田! 山本 寿長

09)日本国特権定(こり)

四公開特許公報(A)

(11)特許山道公園基礎

特開平8-160393

化分类期日 平成8年(1996)6月21日


(SL)Int(TL) (成例 1.1) 宁内部部部分 77 **行机从示话**的 G 0 2 F 1/193 550 G 0 9 G 3/36 答金額求 大村改 前求項の数6 ロル (全 12 月) (SI) HRORE **行政中**第一名**以前**割 COLUMN CONCESSION シャープ株式会社 人阪州人族中阿伯斯区長社則22冊22号 (22) 円周日 平津6年(1994)12月6日 (72) 無明基 電台 機 大阪府大阪(同倍少区長池町22番27号 シ ャーフ株式会社内 (7の発酵者 城戸 弘之 大阪府大阪中国協会区長他町22第22年 シ

(34) [定的の名称] ・ 後品表。接替新よびその解例方統

の【要約】

【目的】 部品点数の増加や表示品位の低下を発生する ことなく、消費電力を低減する。

【構成】補間階間方式を用いた多階調理動方法における基本階間信号に関して、列電極駆動回路にで組み合わされる2つの基本階調信号Tn、Tn+4の間で、一方の基本階調信号Tn+4の立ち上がりに対してもう一方の基本階調信号Tnの立ち下がりのタイミングが同じであるような関係を持たせて、これらを基本階調信号Tn+4の立ち上がりを基準として組み合わせて補間階調信号Tn+1、Tn+2、Tn+3を作成することにより、補間階調調料4Ttにおける補階調信号の"H"レベルと"L"レベルの組み合わせ回数、即ちパルス数を基本階調信号の回数よりも減少させることができて、この結果、液晶表示装置の消費電流を減少させることができる。



【特許請求の範囲】

【請求項1】 少なくとも2つの基本ディジタル階調信号を組み合わせて補間ディジタル階調信号を生成し、該基本ディジタル階調信号および補間ディジタル階調信号を用いて多階調表示する液晶表示装置において、組み合わされる該基本ディジタル階調信号のうちの一方

組み合わされる該基本ディシタル階間信号のうちの一方の基本ディジタル階間信号の立ち上がりのタイミングに対して他方の基本ディジタル階間信号の立ち下がりのタイミングが同じであるように組み合わせて該補間ディジタル階間信号を生成する補間階間信号発生部を有する液晶表示装置。

【請求項2】前記補間階調信号発生的は、前記基本ディジタル階調信号の変化タイミングを合わせるタイミングと、該基本ディジタル階調信号を組み合わせるタイミングとが同じである請求項1記載の液晶表示装置。____

【請求項3】前記補間階調信号発生部は、前記補間ディジタル階調信号の高・低2つの出力電圧レベルにおけるデューティ比が同等になるように前記基本ディジタル階調信号を最大限に組み合わせて、できるだけ同じ該基本ディジタル階調信号の波形が連続しないようにする請求項1記載の液晶表示装置。

【請求項4】少なくとも2つの基本ディジタル階調信号を組み合わせて補間ディジタル階調信号を生成し、該基本ディジタル階調信号および補間ディジタル階調信号を生成し、該基本ディジタル階調信号のうちので、組み合わされる該基本ディジタル階調信号のうちの一方の基本ディジタル階調信号の立ち上がりのタイミングと、他方の基本ディジタル階調信号の立ち下がりのタイミングとの間において、少なくとも微小時間互いに高に号のうち少なくとも一方を変更して組み合わせ該補間ディジタル階調信号を生成する補間階調信号発生部を有する

を用いて多階調表示する液晶表示装置において、 組み合わされるべき該基本ディジタル階調信号が互いに 高出力電圧レベルで重なるように、該基本ディジタル階調信号 調信号の変化タイミングを、該基本ディジタル階調信号 を組み合わせるその立ち上がりと立ち下がりのタイミン グよりも該基本ディジタル階調信号の少なくとも一方を 機小時間遅らせるかまたは進ませて微小時間差を設ける 基本で評価信号を仕事を有する流見表示法署。

基本階調信号発生部を有する液晶表示装置。 【請求項6】 少なくとも2つの基本ディジタル階調信 号を組み合わせて補間ディジタル階調信号を生成し、該 基本ディジタル階調信号および補間ディジタル階調信号 を用いて多階調表示する液晶表示装置の駆動方法におい て

組み合わされる該基本ディジタル階調信号のうちの一方

の基本ディジタル階調信号の立ち上がりのタイミングに対して他方の基本ディジタル階調信号の立ち下がりのタイミングが同じであるかまたは該各タイミング間で該基本ディジタル階調信号が互いに高出力電圧レベルで重なるように組み合わせて該補間ディジタル階調信号を生成する液晶表示装置の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、容量性負荷である絵表がマトリクス状に配置された液晶表示装置およびその駆動方法に関し、特に、多階調駆動方法を用いたアクティブマトリックス型の液晶表示装置およびその駆動方法に関する。

[0002]

【従来の技術】従来、液晶表示装置として、TFT(hinfinTassan集子やMIM(ttal Instante

は)素子などを用いた、いわゆるアクティブマトリックス方式の表示装置が知られている。この液晶表示装置の多階調度動方法の一つとして、特願平5-325152号公報および特願平5-349930号公報に示されているような多階調度動方法がある。

【0003】以下に、上記従来の多階調理助方法につい

て説明する。 【0004】図13は従来の多階調駆動方法を用いたT FT液晶表示装置(以下、表示装置という)の構成を示 すブロック図であり、ここでは、簡単なために3行3列 のマトリックスとしている。

【0005】図13において、表示装置1は、表示部2と、この表示部2を表示駆動する駆動回路3とを含んで構成されている。この表示部2において、互いに対向配設された2つの基板4、5の間には、電気光学物質である表示媒体としての液晶が封入されており、一対の基板4、5の一方の基板4上には、複数の絵素電極6がマトリックス状に配列されているとともに、これら複数の絵素電極6にそれぞれ接続され、複数の絵素電極6をそれぞれ駆動するためのスイッチング素子として、TFT7が各絵素電極6毎に配置されている。信号出力部には、相互に平行な複数の信号配続(データ配続)8が当時には、相互に平行で信号配続8と交差する方に延びる複数の走査面線(ゲート配線)9が西段されている。

【0006】他方の基板5の液晶側表面には、図示しない共通電極が、例えば基板5の全面にわたって形成されているか、または、絵表電極6の行方向に連なるグループ毎に形成されている。この図示しない共通電極と絵表電極6との間で、液晶を誘電体として、表示に寄与する液晶容量Cbが構成される。

【0007】このコントロール回路10はソース駆動回

路11に接続されており、図示しない外部信号源により ドットクロックCK、水平同期信号HS、垂直同期信号 VSおよびデータ信号DDがコントロール回路10に入 力されて、コントロール回路10からソース駆動回路1 1に各種制御信号が出力されるとともに、後述する階調 信号および画像データが供給される。また、電原回路1 2はソース駆動回路11に接続されており、コントロール回路10に対して電源電王Vsh、Vslを出力す る。このソース駆動回路11は各信号配線8を介して各 では、マトリックスの名前では、マトリックスの名信号面線8に供給する。さらに、コントロール回路10が接続され、各信号面線8に供給する。さらに、コントロール回路10が接続されるゲート駆動回路13は、マトリックスの名信 毎にTFT7をオン/オフする走査信号G1、G2、G 3をそれぞれ各走査西線9に出力する。これらコントロール回路10、信号西線8に接続されるソース駆動回路11、電源回路12、および走査面線9に接続されるゲート駆動回路13により、駆動回路3が構成される。 【0008】ここで、この多階調配動方法とは、TFT 7のオン抵抗Roと液晶容量CBによって、TFT7と 絵素毎の液晶とを含む部分が低周波通過フィルタ特性を 持つことを利用しており、駆動用の電源電圧は高レベルのVskと低レベルのVskの2つの電位しか持たない。即 ち、上記駆動電王S1、S2、S3の出力を図14に示すような基本周期Tt、振幅Vs-Vsl、デューティ (duty)比がm:n(=電位Vsの出力時間:Vslの出力時間:Vslの出力時間:Nslの出力時間:Vslの出力時間:Vslの出力時間:Vslの出力時間:Vslの出力時間:Vslの出力時間)の信号とすることにより、液晶容量Cは(mVshn Nsl)/Ttに相当する平均電圧を充電するとができるのである。

【0009】この方法においては、駆動電圧出力のデュ ーティ(duty)比のm:nを任意に決めてやること で、液晶容量Cはて電位Vsと電位Vsとの間の任意の電圧を充電することができ、この結果、多階間表示が可 能となる。

【0010】図15にその一例として16階調に対応し た階調信号TO~T B(総称する場合は、単に符号Tと する)の波形図を示している。 【0011】図15において、階調信号Tとはコントロ

ール回路10からソース駆動回路11に入力されるデューティ(duty)比がm:nの信号のことで、ソース 駆動回路11においてこの階調信号Tと電源回路12か ら供給される電源電圧Vs Vsb、ら駆動電圧S1、S 2、53を作成して、各信号配線8に出力する。 【0012】図16に補間階調の考えを導入した場合の 16階調に対応した階調信号Tの波形図を示している。 【0013】図16においては、基本階調信号Tiとし てTQ T4 T8 TP T6を、基本周期T t の4倍の範囲で組み合わせる場合を示している。ここで、補間 階調とは、基本階調信号Tiを基本周期Ttの整数倍の 範囲で組み合わせることにより、その他の階調信号(補 間階調信号)Tsをソース駆動回路11の内部にて作成 するという考え方である。例えば、図16の補間皆調信 号T2の場合、基本周期T t の4倍の範囲で基本階調信 号TOLT462:2の時間的な比率で組み合わせること により、基本階間信号TOL基本階間信号T40間の補間 階調信号T2という階調を実現している。この方式で は、コントロール回路10からソース駆動回路11に出 力される階調信号Tの信号線数が16本(=階間数)か ら5本(=基本階調数)と削減することができる。 [0014]

【発明が解決しようとする課題】上記従来の多階調取動 方法を用いた場合には、液晶を駆動させるために必要な 電力は階調信号Tの周波数ftが早くなればなるほど大 きくなる。図15のように階調信号Tが階調数と同じ数 の場合には、階調信号Tがすべて同じ周波数であればも ちろんどの階調も同じ周波数であるが、図16のように 補間階調の考えを導入した場合には、基本階調信号 TQ T4 T8 TP T&その他の階調信号Tsを 比較すると、周波数としてみると補間階調信号Tsは基 本階調信号Tiの4分の1の周波数成分も含むことな り、消費電力は小さくなるはずである。しかしながら、 図16に示すように基本階調信号Tiを組み合わせてい ると、補間階調信号TSの変化する回数は基本階調信号 Tiと同じである信号が殆どであることから、補間階調 信号TSの一部に周波数が低くなっている信号があるに も関わらずそれほど消費電力は小さくなっていなかっ

【0015】本発明は、上記従来の問題を解決するもの で、補間階調の考えを導入した場合の多階調碼関加方法に おいて、表示品位を低下させずに消費電力を低減させる ことができる液晶表示装置およびその駆動方法を提供す ることを目的とする。

[0016]

【課題を解決するための手段】本発明の液晶表示装置 は、少なくとも2つの基本ディジタル階調信号を組み合わせて補間ディジタル階調信号を生成し、該基本ディジ タル階調信号および補間ディジタル階調信号を用いて多 階調表示する液晶表示装置において、組み合わされる該 基本ディジタル階調信号のうちの一方の基本ディジタル 階調信号の立ち上がりのタイミングに対して他方の基本 ディジタル階調信号の立ち下がりのタイミングが同じで あるように組み合わせて該補間ディジタル階調管号を生成する補間階調信号発生部を有するものであり、そのこ とにより上記目的が達成される。

【0017】また、好ましくは、本発明の液晶表示装置 において、補間指調信号発生部は、基本ディジタル階調 信号の変化タイミングを合わせるタイミングが、例えば 列電極駆動回路において該基本ディジタル階調信号を組 み合わせるタイミングと同じである。 【0018】さらに、好ましくは、本発明の液晶表示装

置において、補**間**階調信号発生部は、例えば列電極駆動 回路にて、補間ディジタル階調信号の高・低2つの出力 電圧レベルにおけるデューティ比が同等になるように基 本ディジタル階間信号を最大限に組み合わせて、できる だけ同じ基本ディジタル階調信号の波形が連続しないように該基本ディジタル階調信号を組み合わせる。

【0019】さらに、本発明の液晶表示装置は、少なく とも2つの基本ディジタル階調信号を組み合わせて補間 ディジタル階調信号を生成し、該基本ディジタル階調信 号および補間ディジタル階調信号を用いて多階調表示す る液晶表示装置において、組み合わされる該基本ディジ タル階調信号のうちの一方の基本ディジタル階調信号の 立ち上がりのタイミングと、他方の基本ディジタル階調信号の立ち下がりのタイミングとの間において、少なく とも微小時間互いに高出力電圧レベルで重なるように該 基本ディジタル階調信号のうち少なくとも一方を変更し

【0020】また、本発明の液晶表示装置は、少なくと も2つの基本ディジタル階調信号を組み合わせて補間デ ィジタル階調信号を生成し、該基本ディジタル階調信号 および補間ディジタル階調信号を用いて多階調表示する 液晶表示装置において、組み合わされるべき設基本ディ ジタル階調信号が互いに高出力電圧レベルで重なるよう に、該基本ディジタル階調信号の変化タイミングを、該 基本ディジタル階調信号を組み合わせるその立ち上がり と立ち下がりのタイミングよりも該基本ディジタル階調 信号の少なくとも一方を微小時間遅らせるかまたは進ませて微小時間差を設ける基本階調信号発生部を有するも のであり、そのことにより上記目的が達成される。

【0021】さらに、本発明の液晶表示装置の駆動方法 は、少なくとも2つの基本ディジタル階調信号を組み合わせて補間ディジタル階調信号を生成し、該基本ディジ タル階調信号および補間ディジタル階調信号を用いて多 階調表示する液晶表示装置の駆動方法において、組み合 わされる該基本ディジタル階調信号のうちの一方の基本 ディジタル階調信号の立ち上がりのタイミングに対して 他方の基本ディジタル階調信号の立ち下がりのタイミン グが同じであるかまたは該各タイミング間で該基本ディ ジタル階調信号が互いに高出力電圧レベルで重なるよう に組み合わせて該補間ディジタル階調信号を生成するも のであり、そのことにより上記目的が達成される。

[0022] 【作用】液晶を駆動させるために必要な電力は指調信号の周波数が早くなればなるほど大きくなるが、本発明の 補間階調信号は、一方の基本階調信号の立ち上がりのタ イミングに対して他方の基本階調信号の立ち下がりのタ イミングが同じであるように組み合わせられているの で、表示品位を低下させることなく、基本階調信号を組 み合わせた補間階調信号のパルス数、即ち変化数が基本 階調信号よりも減少可能となり、この結果、消費電力は

低減することになる。 【0023】また、基本ディジタル階調信号の変化タイ ミングを合わせるタイミングが、基本ディジタル階調信 号を組み合わせるタイミングと同じであるようにすれ ば、新たに部品点数を増加させることなく消費電力の低

減が可能となる。 【0024】さらに、基本ディジタル階調信号を組み合わせる際には、補間ディジタル階調信号の高・低2つの 出力電圧レベルにおけるデューティ比が同等になるよう に基本ディジタル階調信号を最大限に組み合わせて、で きるだけ同じ基本ディジタル階調信号が連続しないよう にすれば、補間階調信号のパルス数がさらに減少可能と なり、この結果、更なる消費電力の低減が可能となる。 【0025】さらに、組み合わせに使用される2つの基 本ディジタル階間信号が、組み合せのタイミングで少な くとも微小時間互いに高出力電エレベルで重なっている 基本階調信号に変更し、この変更した基本階調信号を用 いて補間階調信号を生成するので、部品点数の増加を防 ぎつつ消費電力を低減させることができる。 【0026】また、基本階調信号の変化タイミングを

例えば列電極駆動回路における組み合わせを考慮に入れて、この列電極駆動回路において基本階調信号を組み合 わせるタイミングより、基本階調信号発生部にて、ある 程度の時間差をもたせることにより、部品点数の増加を 防ぎつつ消費電力が低減される。

[0027]

【実施例】以下、本発明の実施列について説明する。 【0028】(実施例1)図1は本発明の実施例1を示 す液晶表示装置の階調信号波形図である。

【0029】図1において、少なくとも2つの基本ディジタル階調信号(以下、単に基本階調信号という)、例えば基本階調信号で、Tn+4を組み合わせて、新た な補間ディジタル階調信号(以下、単に補間階調信号という)Tn+1、Tn+2、Tn+3をソース(列電 極)駆動回路の補間階調信号発生部にて作成する。これ ら基本階調信号Tn、Tn+4および補間ディジタル階調信号Tn+1、Tn+2、Tn+3を用いて多階調表 示する液晶表示装置が構成される。 【0030】これらの補間階間信号Tn+1、Tn+

2、Tn+3は、それぞれ基本階調信号Tn、Tn+4を3:1、2:2、1:3の割合で基本階調信号の1周期Ttの4倍の周期で組み合わせている。また、これらの補間階調信号Tn+1、Tn+2、Tn+3の波形は、基本階調信号Tn+4の立ち上がる変化タイミングと同時に、基本階調信号Tn+4の立ち上がる変化タイミングと同時に、基本階級信号Tn+4の立ち上がる変化タイミング と同時に、基本階調信号Tnが立ち下がるような波形としている。このようなタイミングで補間階調信号Tn+1、Tn+2、Tn+3を作成するための基本階調信号 Tn、Tn+4の組み合せが行われる。このような基本 階調信号Tn、Tn+4を元に補間階調信号Tn+1、 Tn+2、Tn+3を作成すると、各補間階調信号Tn+1、Tn+2、Tn+3のパルス数、即ち、"H"レベルと"L"レベルの組み合わせ回数が組み合わせの周期4Ttのうち3回となり、基本階調信号Tn、Tn+4のパルス数4回に対して3/4となっている。

4のパルス数4回に対して3/4となっている。 【0031】したがって、液晶表示装置にて補間階調の 考え方を導入した場合の多階調整動方法において、基本 階調信号を組み合わせた補間階調信号のパルス数、即ち 変化数を減少することができる。この結果、消費電力を 低減させることができる。

低減させることができる。 【0032】なお、本実施例1の波形図は図1の波形図 に限るものではなく、基本階調信号Tn、Tn+4のデ ューティ比が図1のものと異なっていてもよく、組み合 せの周期が基本階調信号の必ずしも4倍である必要はな く、2倍、3倍または4倍以上であってもよい。

く、2倍、3倍または4倍以上であってもよい。 【0033】ここで、本実施例1の階調信号波形を発生させるための液晶表示装置の列電極区動回路における補間階調信号発生部の構成について、以下に説明する。 【0034】図2は図1の補間階調信号波形を発生させ

【UU34】図とは図1の側面指摘に方次だを完全させるための補間指摘信号発生部の構成を示す回路図である。

【0035】図2において、基本階調信号Tnを発生する基本階調信号発生部21はANDゲート22、23、24に接続され、また、基本階調信号Tn+4を発生のクロック端子およびANDゲート27、28、29に接続されている。このDフリップフロップ26の反転投端されている。このDフリップフロップク端子30のぞうなれており、これらDフリップフロップ26のでは接続されており、これらDフリップフロップ26でほのでであり、これらDフリップフロック端子30で表別で表別であり、それぞれ自らのデータ入力端子にそれぞれ接続されており、それぞれをの出力端子はそれぞれ名NDゲート32の入力端はANDゲート2の入力端はANDゲート2の入力端はANDゲート2の入力端はANDゲート2の入力端子に接続されている。入入りで、ORゲート32のよいに、は接続されている。入入力端子に接続されると共に、は接続されている。入入力端子に接続されると共に、は接続されている。

【0036】さらに、ANDゲート22、27の出力端はそれぞれのRゲート36の入力端子にそれぞれ接続され、ORゲート36の出力端から補間階調信号Tn+1が出力される。また、ANDゲート23、28の出力端はそれぞれORゲート37の出力端子にそれぞれ接続され、ORゲート37の出力端から補間階調信号Tn+2が出力される。さらに、ANDゲート24、29の出力端はそれぞれORゲート38の出力端子にそれぞれ接続され、ORゲート38の出力端から補間階調信号Tn+

3が出力される。以上のANDゲート22~24、ANDゲート27~29、31、ORゲート36~38、32、インバータ33~35およびDフリップフロップ26、30により補間階調信号発生部39が構成される。【0037】この補間階調信号発生部39が構成される。【0037】この補間階調信号発生部39が認けられているソース(列電極)駆動回路は、基本階調信号発生部からの基本階調信号および、高・低2つの出力レベルを決定する電源部からの入力を受けて、基本階調信号の組み合せによって決定される周期にて、高本階調信号の組み合せによって決定される周期にて、高本階調信号の組み合せによって決定される周期にて、高本階調信号の組み合せによって決定される周期にて、高本階調信号の組み合せによって決定される周期により、高等を出力である。というでは、1000円の関係では、1000円の関係では、1000円の関係が制御する。

【0038】上記構成により、基準となる基本階調信号 Tn+4が入力されるDフリップフロップ26、次段のDフリップフロップ30、ANDゲート31、ORゲート32およびインバータ33、35、34を用いて、Tn+3を作成するための基本階調信号Tn+1、Tn+2、Tn+3を作成するための基本階調信号Tn、Tn+2へ29、ORゲート22~24、ANDゲート27~29、ORゲート36~38を介して基本階調信号Tn、Tn+4から補間階調信号Tn+1、Tn+2で加まるといる。となりできる。と本格に調信号Tn+1で加まるといる。となりであるようできるようできるように対して他方の表本よりに対して地方の立ち上がりのタイミングが表本階調信号Tn+1、Tn+4の立ち上がりのタイミングが表本階調信号Tn+1、Tn+2、Tn+3のパルス数、即ち変化数が減少可能となり、この結果、消費電力は低減することになる。

【0039】また、ソース(列電極)駆動回路に図1の補間階調信号発生部39のような回路を組み込むだけで補間階調信号Tn+1、Tn+2、Tn+3を作成することができ、基本階調信号Tn、Tn+4の変化タイミングを合わせるタイミングが、基本階調信号Tn、Tn+4を組み合わせるタイミングと同じであるように構成すれば、新たに部品点数を増加させることなく消費電力の低減をすることができる。

【0040】なお、本実施例1の波形図を得るための回路図は図2の回路に限るものではなく、要は図1のようなパルス数の少ない波形が得られればよいのである。 【0041】次に、図3に図1の実施例1を考慮に入れた16階調表示に対応する階調信号例を示す。 【0042】図3において、基本階調信号をTQ T4 T8 T2 T なし、その他の階調信号T 1~3 T5~

TA TR TBとし、その他の階語信号Tト3 T5~7、T9~11 TB TIを補間階語信号とする。例には、補間階語信号TBは基本階語信号T4 T8を3:1

の割合で組み合わせている。

【0043】また、基本階調信号T40立ち上がりを補間階調信号を組み合わせるタイミングとして、基本階調 信号T42基本階間信号T8.基本階間信号T82基本階 調信号T 2. 基本階調信号T 22. 基本階調信号T 50間 で一方の階調信号の立ち上がりともう一方の階調信号の 立ち下がりを合わせるという本発明を満足している。こ のため、得られる補間階調信号のパルス数は組み合わせ 周期4Ttのうち3回以下となり、基本階調信号T4 T8 T2 T5のパルス数4回よりも少なくなってい る。この結果、消費電力を低減させることができる。 【0044】(実施例2)図4は本発明の実施列2を示

す液晶表示装置の階調信号波形図である。

【0045】図4において、基本階調信号Tn、Tn+4に対して、補間階調信号Tn+1、Tn+2、Tn+3をソース(列電極)駆動回路の補間階調信号発生部にて作成している。ここで、補間階調信号Tn+1、Tn+2、Tn+3はそれぞれ基本階調信号Tn、Tn+4を3・1、2・2、1・2の別点の基本では を3:1、2:2、1:3の割合で基本階調器Tn、 を3:1、2.2、1・00mlmで組み合わせてい Tn+4の1周期Ttの4倍の周期で組み合わせてい Tn+2、Tn+3の る。この補間を調信号Tn+1、Tn+2、Tn+3の 波形は、図1の実施例1と同様に基本階調信号Tn+4 の立ち上がる変化タイミングと同時に基本階調信号Tn が立ち下がるような波形としている。このタイミングで 補間階調信号Tn+1、Tn+2、Tn+3を作成する ための基本階調信号Tn、Tn+4の組み合せが行われ る。そこで、補間を調信号Tn+2を、図4のように、基本階調信号Tnと基本階調信号Tn+4が一緒になっ たパルスを繰り返すようにする。このようにすることによって、補間階間信号Tn+2のパルス数が組み合わせ 周期4Ttのうち2回となり、基本階調信号Tn、Tn +4のパルス数4回の半分となり、実施例1の補間階調信号Tn+2のパルス数3回よりも少なくなる。

【0046】したがって、液晶表示装置にて補間階調の考え方を導入した場合の多階調度動方法において、基本 階調信号を組み合わせた補間階調信号のパルス数を減少 することができる。この結果、消費電力を低減させることができる。たたし、本実施例2においては、補間階調 信号の周波数が基本階調信号の半分となることから、表示に不具合が発生する可能性があり注意が必要である。 【0047】なお、本実施例2の波形図は図4の波形図 に限るものではなく、基本階調信号Tn、Tn+4のデューティ比が図4のものと異なっていてもよく、組み合

せの周期が基本階調信号の必ずしも4倍である必要はな 2倍、3倍または4倍以上であってもよい。 【0048】ここで、本実施例2の階調信号波形を発生 させるための液晶表示装置のソース (列電極) 駆動回路 における補間を調信号発生部の構成について、以下に説

明する。 【0049】図5は図4の階調信号波形を発生させるた めの補間指調信号発生部の構成を示す回路図である。図 5の構成においては、図2と殆ど同じため構成品に対 して図2と同じ番号を付与するが、インバータ35とA NDゲート23の入力部にDフリップフロップ26の出 力端子を接続している点が異なっている。これにより、 補間階調信号発生部40が構成されている。

【0050】上記構成により、図4のような基本階調信号Tn、Tn+4を入力することで、図2の場合と同じようにして、各補間階調信号Tn+1、Tn+2、Tn +3が得られる。この場合、基本階調信号Tn、Tn+ 4を組み合わせる際に、補間階調信号Tn+1、Tn+ 2、Tn+3の高・低2つの出力電圧レベルにおけるデ ューティ比が同等になるように基本階調信号Tn、 +4を最大限に組み合わせ、かつ、できるだけ同じ基本 階調信号Tn、Tn+4が連続しないようにしているの で、補間指調信号Tn+1、Tn+2、Tn+3のパルス数をさらに減少させることができる結果、更なる消費 電力の低減を図ることができる。

【0051】また、ソース (列電極) 駆動回路に図5の 補間階調信号発生部40のような回路を組み込むだけで、補間階調信号Tn+1、Tn+2、Tn+3を作成することができ、実施列1と同様に他に新たな部品点数の増加を無くすことができる。

【0052】なお、本実施例2の波形図を得るための回 路図は図5の回路に限るものではなく、要は図4のよう な波形が得られればよいのである。

【0053】次に、図6に図4の実施例2を考慮に入れた16階調表示に対応する階調信号例を示している。 【0054】図6に示すように、その波形図は、基本階 調信号をTQ T4 T8 TP T6とし、その他の補 間に調信号Tト3 T5~7 T9~11 TR T烙補 合、図6のように基本階調信号T&基本階調信号T& 最大限一緒にしたパルスを繰り返すようにする。このた め、得られる補間な調信号T1~3 T5~7 T9~1L TA TXのパルス数は組み合わせ周期4Ttのうち最少2回(Tを除く)となり、基本階調信号T4 T8 TL Tmパルス数4回、および、実施例1の場合の パルス数3回よりもさらに少なくなっている。この結果、消費電力を低減させることができる。

【0055】ところで、上記のように基本階調信号を組 み合わせる際には、組み合わせに使用される基本階調信 号の変化タイミングと組み合わせのタイミングが同時で あることが条件とされる。そこで、その一例として、図 7に基本階調信号の組み合わせのタイミングが基本階調 信号の変化タイミングと異なった場合を示す。

Boの56】図7において、基本階調信号をTa、Tb

とし、補間階調信号T c を作成するための組み合わせタイミングが期間d 1 だけ遅れているものとする。この場合、補間階調信号T c の波形は、期間d 1 の幅を持つパルスが発生するために、補間階調信号T c のパルス数は組み合わせ周期4 T t のうち6回となってしまい、基本階調信号T a、T b の4回よりも多くなってしまう。このような現象は、基本階調信号T a、T b どうしの変化タイミングがずれてしまうか、または基本階調信号T a、T b の変化タイミングと組み合わせのタイミング全てがずれてしまうかなどで起こる可能性があり、実際には、各種タイミングを全く同時にすることは困難である。

【0057】(実施例3)上記のようなタイミングずれ 現象に対応するための本発明の実施例3の波形図を図8

【0058】図8において、基本階調信号をTa、Tbとし、補間階調信号Tcを作成するための組み合わせとして選択されていない期間の基本階調信号を一部変形している。即ち、基本階調信号Taに関してはその非選択期間の立ち下がウタイミングを期間d2だけ遅らせ、その後を"L"レベルとしたような波形Ta'を作成し、また、基本階調信号Tbに関してはその非選択期間を影ける。実際の本間階調信号Tcは波形Ta'、Tb'を基本階調信号Tcは波形Ta'、Tb'を基本階調信号Tbの立ち上がウタイミングにて組み合わせることにより作成できる。

【0059】 したがって、基本階調信号Taの立ち下が りタイミングを期間d2だけ遅らせているので、補間階 調信号Tcのパルス数は2回となり、図7のように階調 信号の組み合わせに際してタイミングずれ現象によるパ ルス数を増加させることなく、この結果、消費電力を減 少することができる。

少することができる。 【0060】なお、上記波形Ta'としては、その非選択期間を"H"レベルとしても良く、また、上記波形Tb'としては、その非選択期間の立ち上がりタイミングを遅らせたような波形でも良く、組み合わせるタイミングは基本階調信号Tbの立ち上がりタイミングと異なっていても何等問題はなく、結果的に必要以上のパルス数のない補間な調信号が得られればよい。

【0061】ここで、上記タイミングずれ現象に対応した本実施例3の階調信号波形を発生させるための液晶表示装置の列電極駆動回路における階調信号発生部の構成について、以下に説明する。

【0062】図9は図8の準基本階調信号波形Ta'、 Tb'を発生させるための準基本階調信号発生部の構成 を示す回路図である。

【0063】図9において、基本階調信号Taを発生する基本信号発生部41はANDゲート42の一方入力端子に接続されており、また、基本階調信号Tbを発生する基本信号発生部43はANDゲート44の一方入力端

子とDフリップフロップ45のクロック端子に接続されている。このDフリップフロップ45の出力端子はANDゲート42の他方入力端子に接続され、その反転出力端子はANDゲート44の他方入力端子に接続されている。このANDゲート42の出力端子はORゲート47の一方入力端子に接続されると共に、ディレイ回路46を介してORゲート47の他方入力端子はGRゲート46の出力端子はORゲート48の一方入力端子に接続されている。また、ANDゲート44の出力端子はORゲート47の出力端子はORゲート48の出力端子はORゲート48の出力端子がら補間皆調信号Tcが得られる。

【0064】上記構成により、Dフリップフロップ45とANDゲート42、44により基本階調信号Ta、Tbの組み合わせの選択期間を検出して、ディレイ回路46およびORゲート47により波形Ta'を作成するとともに、ANDゲート44の出力端子から波形Tb'を作成する。さらに、ORゲート48にて波形Ta'と波形Tb'をOR出力して補間階調信号Tcを作成する。【0065】また、図10に図9のディレイ回路46の回路例を示している。

【0066】図10において、ディレイ回路46はバッファ49~53から構成されており、バッファ5個分、即ち、図8においてはd2:相当する微小期間だけ入力信号を遅らせる働きを持つものとする。これらの回路例は補間階調の考え方からしてもソース(列電極)駆動回路内に存在させるものであり、このため、他に新たな部品点数の増加はない。

【0067】なお、本実施例3の波形を得るための回路 図は図9および図10に限るわけではなく、要は図8の ような波形が得られればよいのである。

【0068】(実施例4)図11は本発明の実施例4を 示す液晶表示装置の階調信号波形図である。

【0069】図11において、基本階調信号発生部より出力される基本階調信号として、図7や図8のような基本階調信号として、図7や図8のような基本階調信号Ta、Tbではなく、基本階調信号Ta、Tbではなく、基本階調信号Ta、E号のうち、どちらか一方はその組み合わせのタイミングを、列電極駆動回路での組み合わせ方を考慮に入れてずらせておくのである。この組み合わせのタイミングを基本階調信号Taの立ち下がりとし、基本階調信号に用いる波形Tb'は上記基本階間信号Tbにより運いものと期間は4だら早いものとが繰り返さっているような波形となっているといるといるとなる。

【0070】したがって、補間階調信号Tcのペルス数は2回となり、図7のように基本階調信号Ta、Tbの

組み合わせに際して、そのパルス数を増加させることはなく、この結果、消費電力を減少させることができる。 【0071】なお、上記波形Tb'ではなく上記波形T a'として基本階調信号Taに対してその立ち下がりタ イミングを早めるか、または遅めて、波形Tbと組み合わせても何等問題はなく、結果的に必要以上のパルス数 のない補間階調信号T cが得られれば良い。ただし、本 実施例4によって得られる補間階調信号Tcは、例えば図11に示すように期間d4分だけ"H"レベル期間の 短い波形となる。また、実際の表示自体で不具合がなければ問題がないが、問題となる場合の対策として図12 の波形図を示す。

【0072】(実施例5)図12は本発明の実施例5を 示す液晶表示装置の階調信号波形図である。

【0073】図12において、図11の実施列4と比べて期間d3=期間d4とし、基本階調信号Tb'の立ち 下がりのタイミングは上記波形Tbの立ち下がりのタイ ミングと同じとする。このため、基本階調信号T b'の パルス幅は同じではなく" H" レベルの長いものと短い ものの2種類となるが、組み合わせ周期が基本階調信号 の偶数倍であれば本来の基本階調信号Tbのデューティ 比としては同じであると考えられるため、問題はない。 基本階調信号Taと波形Tb'により組み合わされる補 間階調信号Tcは、図11のように不必要なパルス数の

発生しない波形が得られることになる。 【0074】したがって、補間階調信号Tcのパルス数は2回となり、図7のように階調信号の組み合わせに際 して、そのパルス数を増加させることはなく、この結

果、消費電力を減少することができる。 【0075】なお、上記波形Tb'ではなく上記波形T a'として、基本階調信号Taに対してその立ち下がり タイミングを早めるか、または遅めて、基本階間信号T bと組み合わせても何等問題はなく、結果的に必要以上 のパルス数のない補間を調信号Tcが得られればよい。 また、本実施例5では、図11や図12に示すような基本階調信号Tb'は単に基本階調信号発生部にて作成す るとしたが、列電極駆動回路内において作成しても良

[0076] 【発明の効果】以上のように本発明によれば、液晶表示 装置にて補間階間の考え方を導入した場合の多階調図動 において、基本階調信号を組み合わせた補間階調信号の パルス数を減少させることができるため、表示品位を低 下させることなく、表示電力を低減させることができ

【0077】また、各基本階調信号の変化タイミングを 合わせるタイミングを、例えば列電極限動回路において 基本階調信号を組み合わせるタイミングと同じとするこ とにより、新たに部品点数を増加させることなく消費電力を低減させることができる。

【0078】さらに、基本階調信号を組み合わせる際に は、補間ディジタル階調信号の高・低2つの出力電圧レ ベルにおけるデューティ比が同等になるように基本ディ ジタル階調信号を最大限に組み合わせて、できるだけ同 じディジタル階調信号が連続しないようにすることによ り、補間指調信号のパルス数を減少させることができる 結果、消費電力をさらに低減させることができる

【0079】さらに、組み合わせに使用されている2つ の基本階調信号において、ある期間での組み合わせに選 択されない基本階調信号の波形部分を、例えば列電極駆 動回路にて、少なくとも微小時間互いに高出力電圧レベ ルで重なるように変更することにより、部品点数の増加 を防ぎつつ消費電力を低減させることができる。

【0080】さらに、基本階調信号の変化タイミング を、例えば列軍極駆動回路における組み合わせを考慮に 入れて、列軍極駆動回路において基本階調信号を組み合 わせるタイミングより、基本階調信号発生部にて、微小 時間遅らせるかまたは進ませてある程度の時間差をもた せることにより、部品点数の増加を防ぎつつ消費電力を 低減させることができる。

【図面の簡単な説明】

【図1】本発明の実施例1を示す液晶表示装置の階調信 号波形図である。

【図2】図1の階調信号波形を発生させるための補間階 調信号発生部の構成を示す回路図である。 【図3】図1の実施例1を考慮に入れた16階調表示に

対応する階語信号例を示す波形図である。

【図4】本発明の実施例2を示す液晶表示装置の階調信 号波形図である。

【図5】図4の階調信号波形を発生させるための補間階 調信号発生部の構成を示す回路図である。

【図6】図4の実施例2を考慮に入れた16階間表示に 対応する階調信号例を示す波形図である。

【図7】本発明を実現した場合に想定されるタイミング ずれの問題を説明するための波形図である。

【図8】図7のタイミングずれ現象に対応するための本 発明の実施列3における液晶表示装置の階調信号波形図 である。

【図9】図8の階調信号波形を発生させるための階調信 号発生部の構成を示す回路図である。

【図10】図9のディレイ回路部46の一例を示す回路

図である。 【図11】本発明の実施例4を示す液晶表示装置の階調

信号波形図である。 【図12】本発明の実施例5を示す液晶表示装置の階調

信号波形図である。 【図13】従来の多階調理動方法を用いた表示装置の構 成を示すブロック図である。

【図14】従来の列電極駆動信号の波形図である。 【図15】従来の階調信号例として、16階調用の階調

信号の波形図である。 【図16】従来の階調信号例として、列電極感回路に て補間階調法を用いた場合の16階調信号の波形図であ

【符号の説明】

11 ソース (列電極) 駆動回路 21、25、41、43 基本階調信号発生部 26、30、45 Dフリップフロップ

22~24、27~29、31、42、44 AND 22~24、21~23、31、42、44 ゲート 33~35 インバータ 36~38、32、47、48 ORゲート 39、40 補即監測信号発生部 46 ディレイ回路部 49~53 バッファ

